晶背供電（BSPDN）解析：提升晶片效能的關鍵技術

晶背供電產業前景

摩爾定律一直是推動半導體產業發展的重要參考，它揭示了隨著時間的推移，在積體電路（IC）上所容納的電晶體（Transistor）數量就要翻倍，因此，為達到這個目標，目前最為主流的兩個發展路徑就是：

（1）製程持續微縮：從先進製程最早的 7nm，一路下降至 5nm、3nm、2nm，甚至到以埃米（angstrom，Å，0.1 nm）為單位的 A16 製程。透過不斷縮小閘極尺寸，力求將更多的電晶體塞到 IC 裡面，以得到更強大的晶片。

（2）發展先進封裝：除了把電晶體縮小外，透過將晶片水平或是垂直的堆疉，以取得在相同面積下更多的電晶體數目，這是在後摩爾時代（製程微縮已漸漸接近物理極限）下，最重要的解法之一。

而台積電就是透過掌握上述兩種重要的製程解方，成為世界最大且最強的半導體製造公司。

這篇文章，主要是從製程微縮的角度，來探討並預測下一代製程節點的特色與發展方向，同時判斷在新的 below 2nm 製程發展過程中，為什麼晶背供電值得注意，以及當中有什麼投資機會。

從台積電跨入先進製程以來（below 10nm），FinFET 一直是先進製程的主要技術方向，而台積電透過持續發揮學習曲線的精神，一路在先進製程的良率上持續領先對手，不論是 7nm、5nm 或 3nm，都在市場上獲得極大的成功。

然當走入 2nm 以下時，FinFET 就不敷使用了，必須要進化成所謂的 GAA FET（業界主流的 GAA FET是採 Nanosheet 結構，三星最早是在 3